#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Kenichi WATANABE

Serial No.: Not Yet Assigned

Filed: July 21, 2003

For. SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME

# **CLAIM FOR PRIORITY UNDER 35 U.S.C. 119**

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Date: July 21, 2003

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

# Japanese Appln. No. 2002-223343, filed July 31, 2002

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicant has complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted.

ARMSTRONG, WESTERMAN & HATTORI, LLP

William G. Kratz, Jr. Reg. No. 22,631

WGK/ll Atty. Docket No. 030877 Suite 1000 1725 K Street, N.W. Washington, D.C. 20006 (202) 659-2930

23850

PATENT TRADEMARK OFFICE

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2002年 7月31日

出願番号 Application Number:

特願2002-223343

[ ST.10/C ]:


[JP2002-223343]

出 願 人 Applicant(s):

富士通株式会社

2002年12月10日

特許庁長官 Commissioner, Japan Patent Office



# 特2002-223343

【書類名】

特許願

【整理番号】

0240941

【提出日】

平成14年 7月31日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/04

【発明の名称】

半導体装置及びその製造方法

【請求項の数】

10

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】

渡邉 健一

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100087479

【弁理士】

【氏名又は名称】

北野 好人

【選任した代理人】

【識別番号】

100114915

【弁理士】

【氏名又は名称】

三村 治彦

【手数料の表示】

【予納台帳番号】

003300

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書

【包括委任状番号】 0012600

【プルーフの要否】 要

### 【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 基板上に形成され、少なくとも表面側に第1の配線層が埋め込まれた第1の絶縁膜と、

前記第1の配線層が埋め込まれた前記第1の絶縁膜上に形成された第2の絶縁 膜と、

前記第1の配線層上の前記第2の絶縁膜に形成され、直角方向に屈曲する溝状のパターンを有する溝状ビアと、

前記溝状ビアに充填された第1の埋め込み導電体と

を有することを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、

前記溝状ビアは、前記パターンの屈曲部の幅が直線部の幅以下である ことを特徴とする半導体装置。

【請求項3】 請求項1記載の半導体装置において、

前記溝状ビアは、前記パターンの屈曲部において90度よりも大きい角度で複数回に分けて曲げられている

ことを特徴とする半導体装置。

【請求項4】 基板上に形成され、少なくとも表面側に直角方向に屈曲するパターンを有する第1の配線層が埋め込まれた第1の絶縁膜と、

前記第1の配線層が埋め込まれた前記第1の絶縁膜上に形成された第2の絶縁 膜と、

前記第1の配線層上の前記第2の絶縁膜に形成され、溝状のパターンを有する 溝状ビアと、

前記溝状ビアに充填された第1の埋め込み導電体とを有し、

前記溝状ビアは、前記パターンの角部において不連続になっている

ことを特徴とする半導体装置。

【請求項5】 請求項1乃至4のいずれか1項に記載の半導体装置において

前記第1の配線層上の前記第2の絶縁膜に形成された孔状ビアと、 前記孔状ビアに充填された第2の埋め込み導電体とを更に有する ことを特徴とする半導体装置。

【請求項6】 請求項1乃至5のいずれか1項に記載の半導体装置において

前記第1の配線層上の前記第2の絶縁膜に形成され、複数の溝が隣接して設けられた溝状ビアパターンを有し、前記溝状ビアパターンの少なくとも一部が前記 溝状ビアにより構成されている

ことを特徴とする半導体装置。

【請求項7】 請求項6記載の半導体装置において、 前記溝状パターンの最外周に前記溝状パターンが形成されている ことを特徴とする半導体装置。

【請求項8】 請求項6又は7記載の半導体装置において、

前記溝状ビアパターンは、前記第1の配線層の一のパターン上に形成されていることを特徴とする半導体装置。

【請求項9】 基板上に形成され、少なくとも表面側に第1の配線層が埋め込まれた第1の絶縁膜と、前記第1の配線層が埋め込まれた前記第1の絶縁膜上に形成され、前記第1の配線層上に開口された溝状ビア及び孔状ビアを有する第2の絶縁膜とを有する半導体装置の製造方法であって、

前記第2の絶縁膜に前記溝状ビア及び前記孔状ビアを形成する際に、前記溝状 ビアの設計デザイン上における幅が、前記孔状ビアの設計デザイン上における幅 よりも狭いマスクパターンを用い、前記孔状ビア及び前記溝状ビアを形成する ことを特徴とする半導体装置の製造方法。

【請求項10】 基板上に形成され、少なくとも表面側に第1の配線層が埋め込まれた第1の絶縁膜と、前記第1の配線層が埋め込まれた前記第1の絶縁膜上に形成され、前記第1の配線層上に開口された溝状ビア及び孔状ビアと、前記溝状ビア及び前記孔状ビアのそれぞれに埋め込まれた埋め込み導電体とを有する第2の絶縁膜とを有する半導体装置の製造方法であって、

前記埋め込み導電体を形成する際に、前記溝状ビアの最大幅を考慮して、前記

埋め込み導電体となる導電膜の堆積膜厚を設定し、前記孔状ビア及び前記溝状ビアを前記埋め込み導電体により充填する

ことを特徴とする半導体装置の製造方法。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置に係り、特に、絶縁膜に形成された孔状パターンや溝状パターンに導電体が埋め込まれてなる構造を有する半導体装置及びその製造方法に関する。

[0002]

# 【従来の技術】

半導体装置の大規模高集積化に伴い、配線の設計ルールも世代と共に縮小化されている。従来、配線層は、配線材料を堆積した後、リソグラフィー及びドライエッチングを用いてパターニングすることにより形成されてきたが、世代が進むにつれて技術的な限界が生じ始めている。このため、従来の配線層の形成プロセスに代わる新たな形成プロセスとして、層間絶縁膜に溝パターンやホールパターンを形成した後、この溝やホールに配線材料を埋め込む、いわゆるダマシンプロセスと呼ばれる手法が利用されつつある。ダマシンプロセスは、反応性エッチングが困難な銅などの低抵抗材料を用いて配線層を形成することも容易であり、微細パターンを有する低抵抗の配線層を形成するうえで極めて有効である。

[0003]

ダマシンプロセスは、通常の配線層への適用をはじめとして、種々の構造体の 形成に利用されている。例えば、特開2000-124403号公報には、ダマ シンプロセスを用いたインダクタ及びその製造方法が開示されている。

[0004]

次に、ダマシンプロセスを用いた従来の半導体装置について、インダクタを有する半導体装置を例にして説明する。図35は従来の半導体装置の構造を示す平面図、図36は従来の半導体装置の構造を示す概略断面図である。なお、図36は、図35(b)のA-A′線断面に沿った断面図を示したものである。

#### [0005]

基板300上には、エッチングストッパ膜302と層間絶縁膜304とが形成されている。層間絶縁膜304及びエッチングストッパ膜302には、配線溝308が形成されている。配線溝308内には、拡散防止膜310と銅膜312とを有する配線層314が形成されている。

### [0006]

配線層314が埋め込まれた層間絶縁膜304上には、エッチングストッパ膜316及び層間絶縁膜318が形成されている。層間絶縁膜318及びエッチングストッパ膜316には、配線層314に達する溝状のビアホール326が形成されている。層間絶縁膜318上には、エッチングストッパ膜320と層間絶縁膜322とが形成されている。層間絶縁膜322及びエッチングストッパ膜320には、配線溝332が形成されている。ビアホール326内及び配線溝332内には、拡散防止膜334と銅膜336とを有し、配線層314に接続された配線層338が形成されている。

### [0007]

配線層338が埋め込まれた層間絶縁膜322上には、エッチングストッパ膜340及び層間絶縁膜342が形成されている。層間絶縁膜342及びエッチングストッパ膜340には、配線層338に達する溝状のビアホール348が形成されている。層間絶縁膜342上には、エッチングストッパ膜344と層間絶縁膜346とが形成されている。層間絶縁膜346及びエッチングストッパ膜344には、配線溝350が形成されている。ビアホール348内及び配線溝350内には、拡散防止膜352と銅膜354とを有し、配線層338に接続された配線層356が形成されている。

### [0008]

ここで、各配線層314,338,356は、図35(a)に示すように、平面上で螺旋を描くように形成されており、いわゆるスパイラルインダクタを構成している。配線層338,356は、図35(b)に示すように、その延在方向に沿って形成された複数の溝状パターン(ビアホール326,348)に埋め込まれたビア部と、ビア部上に形成された主配線部とを有している。このようにし

て、溝状パターンに埋め込まれたビア部を形成すると共に、配線層を複数積層することにより、配線抵抗の小さいインダクタを構成することができる。

[0009]

### 【発明が解決しようとする課題】

上述した通り、銅を主体とする配線層を用い、更にこの配線層を積層することにより、配線抵抗の小さいインダクタを構成することができる。その一方、銅配線は従来用いられているアルミ配線よりも腐食性が大きく、また、ワイヤボンディングが困難なため、最上層の配線層としては好ましくない。

### [0010]

かかる観点に基づき、本願発明者は、最上層の配線層をアルミ配線とし、この アルミ配線をも用いてインダクタを構成する、新たな構造を検討した。しかしな がら、アルミ配線を用いてインダクタを構成した場合、銅配線のみによりインダ クタを形成する場合には生じなかった新たな課題が生じることが判明した。

### [0011]

図37は、図35のB-B'線断面に沿った概略断面図である。図37に示すように、配線層356の代わりに、ビアホール348に埋め込まれ、バリアメタル層358とタングステン膜360とを有するコンタクトプラグ362と、コンタクトプラグ362が埋め込まれた層間絶縁膜342上に形成され、窒化チタン膜368/アルミ膜366/窒化チタン膜364の積層構造を有する配線層370とを形成した場合、ビアホール348のパターン角部においてコンタクトプラグ362の埋め込み不良が生じることがあった(図37のA部及びB部を参照)

#### $[0\ 0\ 1\ 2]$

また、溝状のビアホール348が隣接して形成されている場合、最外周のビアホール348のパターン角部において層間絶縁膜342に亀裂が生じることがあった(図37のC部を参照)。また、配線層338においても、ビアホール326のパターン角部において配線層338の埋め込み不良が生じることがあった(図37のD部を参照)。

[0013]

コンタクトプラグの埋め込み不良は、上層に形成する配線層の形成時において、バリアメタル層やアルミ膜の被着性が劣化したり、上層配線の表面に段差が転写したりするなどの原因となる(図37のA部、B部及びE部を参照)。上層配線層の成膜不良は、コンタクトプラグと配線層との接続部に電気的に弱い部分を生じることとなる。

### [0014]

また、層間絶縁膜の亀裂は、下層配線層からの銅の拡散を誘発する原因となる。図37に示す構造の場合、拡散防止膜及びシリコン窒化膜からなるエッチングストッパ膜により銅の層間絶縁膜中への拡散を防止している。しかしながら層間絶縁膜に亀裂が生じると、拡散防止膜及びエッチングストッパ膜による拡散防止効果が劣化する。銅は、一定温度下においてはシリコン酸化膜中を容易に拡散するため、異電位配線が近傍に存在する場合には、配線層間の耐圧劣化を生じる原因となる。また、亀裂部においては銅が界面部分に露出しており、過大な電流が流れるとエレクトロマイグレーション耐性が劣化する原因ともなる。

### [00.15]

また、コンタクトプラグの埋め込み不良については、半導体基板と第1層配線層とを接続するコンタクトプラグの場合にも同様である。例えば、図38に示すように、不純物拡散層402が形成されたシリコン基板400と、シリコン基板上に順次形成された絶縁膜404,406,408,410と、絶縁膜404,406に埋め込まれバリアメタル層412及びタングステン膜414からなるコンタクトプラグ416と、絶縁膜408,410に埋め込まれ拡散防止膜418及び銅膜420からなる配線層422とを有する半導体装置において、コンタクトプラグ416を溝状のビアホール内に形成した場合、その角部では、図37のA部及びB部におけると同様の埋め込み不良が生じる。

#### [0016]

また、上記配線構造を適用する場合の課題について、インダクタを例にして説明してきたが、インダクタに適用する場合のみならず、溝状のビアパターンを用いる他の構造体を形成する場合においても同様の不良が発生する。例えば、耐湿リング等に溝状ビアパターンを利用した場合には、上記不良は耐湿性の劣化をも

たらす原因となる。殊に、冗長回路用のヒューズ領域を囲うように配設される耐湿リングでは、亀裂が生じる側がチップの内部側に位置するため、その影響は極めて大きい。

### [0017]

本発明の目的は、絶縁膜に形成された孔状パターンや溝状パターンに導電体が埋め込まれてなる構造を有する半導体装置において、埋め込み導電体の埋め込み不良やこれに伴う絶縁膜の亀裂を防止しうる半導体装置及びその製造方法を提供することにある。

# [0018]

### 【課題を解決するための手段】

埋め込み導電体の埋め込み不良や層間絶縁膜の亀裂が生じる原因について本願発明者が鋭意検討を行った結果、これら不良は溝状ビアパターンの屈曲部におけるパターンサイズと孔状ビアパターンのパターンサイズとの違いに起因していることが明らかとなった。以下、コンタクトプラグの埋め込み不良や層間絶縁膜の亀裂が生じる原因について、具体的に説明する。

#### [0019]

通常、インダクタや耐湿リング等、溝状ビアを用いる構造体は、チップ内部の 配線層と同時に形成される。このとき、溝状ビアパターンは、コンタクトホール やビアホールなどの孔状ビアパターンと同時に形成される。

#### [0020]

図1に、インダクタ素子部と通常の内部配線部とにおける設計デザイン上における平面図を示す。図1 (a) はインダクタ素子部における部分平面図、図1 (b) は内部配線部における部分平面図である。

### [0021]

図1には、下地の配線層のパターンと、この配線層上に形成されるコンタクトプラグのパターンとを示している。インダクタ素子部では、配線層10の延在方向に沿って例えば4本の溝状ビアパターン12が形成されている。内部配線部では、配線層14に達する矩形のビアホール16が形成されている。一般的に、耐湿リングやインダクタ等に用いる溝状ビアパターンは、内部回路パターンと同じ

幅或いは径でデザインされることが多い。図1に示す設計デザインにおいても、 溝状ビアパターンの幅とビアホールの幅(径)とは、同じ幅にデザインされてい る。

### [0022]

ところが、孔状ビアパターンと溝状ビアパターンとでは、設計パターンサイズ を得るために必要な適正露光量が異なる。このため、孔状ビアパターンと溝状ビ アパターンとを同時に形成する場合、設計データ上で孔状ビアパターンの幅と溝 状ビアパターンの幅とを等しくしても、出来上がり寸法には違いが生じる。

### [0023]

孔状ビアパターンを設計値通りに形成しうる適正露光量を用いて溝状ビアパターンをも露光すると、溝状ビアパターンについては適正露光量よりも多い露光条件となり、溝状ビアパターンは設計値よりも広がってしまう。更に、溝状ビアパターンの角部では屈曲した2方向より露光時の光が進入するため、幅の広がり度合いはより大きくなる。

### [0024]

図2は、図1に示す設計データを用いてウェーハ上にパターン形成した場合の出来上がりイメージを、上記パターンサイズシフトを考慮して描いた平面図である。図2 (a) はインダクタ素子部における部分平面図、図2 (b) は内部配線部における部分平面図である。図示するように、図1に示すような矩形パターンを用いた場合であっても、出来上がりパターンの角部は近接効果によって丸みを帯びる。そして、出来上がり寸法は、パターンの形状により異なってくる。例えば、設計サイズにおいて、ビアホール16の径が0.50μm、溝状ビアパターン12の幅が0.50μmである場合、ウェーハ上における出来上がり寸法は、ビアホール16の径が0.50μm、溝状ビアパターンの幅が0.55μmであった。このとき、溝状ビアパターンの角部における設計サイズは0.71μm(0.50μm×√2)であるが、出来上がり寸法は0.80μmであった。

#### [0025]

図3は、実際のウェーハについて、インダクタ素子部を走査型電子顕微鏡により撮影したものである。図3(a),(b)に示すように、溝状ビアパターンが

直進する部位や135度の角度で屈曲する部位では埋め込み不良は発生していない。しかしながら、溝状ビアパターンが90度の角度で屈曲する部位においては、図3(c),(d)に示すように、溝状ビアの埋め込み不良が発生している。また、図3(e),(f)に示すように、最外周の溝状ビアパターンの角部外側では、層間絶縁膜に亀裂が生じている。

### [0026]

上記の現象を考慮すると、溝状ビアの埋め込み不良は、上述のようなパターンサイズシフトに起因するものと考えられる。すなわち、コンタクトプラグの形成条件をビアホール16に合わせて最適化すると、溝状ビアパターンの角部では埋め込みが不十分となるものと考えられる。

### [0027]

また、層間絶縁膜に亀裂が生じる原因については、本願発明者の検討により以下の現象が確認できた。(1)亀裂が生じる場所は、最外周の溝状ビアパターンの角部外側である。(2)溝状ビアの埋め込みが十分な場合には、層間絶縁膜に亀裂は生じない。(3)下地が銅配線ではない場合(例えばアルミ配線の場合)には、溝状ビアの埋め込み不良が生じていても層間絶縁膜に亀裂は生じない。これらの点を考慮すると、層間絶縁膜の亀裂は、下層の銅配線と上層のタングステンプラグとの間の熱膨張係数差に起因するものと考えられる。これら層間の熱膨張係数差がパターン角部の内側方向に引張り応力を生じ、埋め込み不良による空洞部分がタングステンプラグの収縮を促し、パターン角部の層間絶縁膜に亀裂を生じるものと考えられる。

#### [0028]

したがって、層間絶縁膜の亀裂を防止するには、溝状ビアの埋め込み不良が生じないように何らかの対策を講ずればよい。そして、溝状ビアの埋め込み不良を防止するには、(1)パターンを工夫する、(2)プロセスを最適化する、ことが考えられる。

### [0029]

前述の通り、溝状ビアの埋め込み不良の主たる原因は、溝状ビアパターンのサイズシフトと考えられる。したがって、上記(1)については、孔状ビアパター

ンと溝状ビアパターンとの出来上がりサイズの違いを考慮して設計パターンサイズを規定する、溝状ビアパターンの曲げ角度を大きくする、溝状ビアパターンの角部における幅を選択的に狭くする、溝状ビアパターンに屈曲部を設けない、等のパターン上の工夫が考えられる。層間絶縁膜の亀裂を防止することのみの観点からは、少なくとも最外周の溝状ビアパターンについて、上記パターン上の工夫を施せばよい。また、(2)については、コンタクトプラグを埋め込むタングステン膜の膜厚を増加し、溝状ビアパターンが完全に埋め込まれるようにすることが考えられる。

#### [0030]

上記パターン上の工夫は、溝状ビアの下層に位置する銅配線のパターンに適用 してもよい。ダマシン配線の場合、角部における埋め込み不良が生じやすいのは 、溝状ビアの場合と同様である。

#### [0031]

すなわち、上記目的は、基板上に形成され、少なくとも表面側に第1の配線層が埋め込まれた第1の絶縁膜と、前記第1の配線層が埋め込まれた前記第1の絶縁膜上に形成された第2の絶縁膜と、前記第1の配線層上の前記第2の絶縁膜に形成され、直角方向に屈曲する溝状のパターンを有する溝状ビアと、前記溝状ビアに充填された第1の埋め込み導電体とを有することを特徴とする半導体装置によって達成される。

#### [0032]

また、上記目的は、基板上に形成され、少なくとも表面側に直角方向に屈曲するパターンを有する第1の配線層が埋め込まれた第1の絶縁膜と、前記第1の配線層が埋め込まれた前記第1の絶縁膜上に形成された第2の絶縁膜と、前記第1の配線層上の前記第2の絶縁膜に形成され、溝状のパターンを有する溝状ビアと、前記溝状ビアに充填された第1の埋め込み導電体とを有し、前記溝状ビアは、前記パターンの角部において不連続になっていることを特徴とする半導体装置によって達成される。

#### [0033]

また、上記目的は、基板上に形成され、少なくとも表面側に第1の配線層が埋

め込まれた第1の絶縁膜と、前記第1の配線層が埋め込まれた前記第1の絶縁膜上に形成され、前記第1の配線層上に開口された溝状ビア及び孔状ビアを有する第2の絶縁膜とを有する半導体装置の製造方法であって、前記第2の絶縁膜に前記溝状ビア及び前記孔状ビアを形成する際に、前記溝状ビアの設計デザイン上における幅が、前記孔状ビアの設計デザイン上における幅よりも狭いマスクパターンを用い、前記孔状ビア及び前記溝状ビアを形成することを特徴とする半導体装置の製造方法によっても達成される。

### [0034]

また、上記目的は、基板上に形成され、少なくとも表面側に第1の配線層が埋め込まれた第1の絶縁膜と、前記第1の配線層が埋め込まれた前記第1の絶縁膜上に形成され、前記第1の配線層上に開口された溝状ビア及び孔状ビアと、前記溝状ビア及び前記孔状ビアのそれぞれに埋め込まれた埋め込み導電体とを有する第2の絶縁膜とを有する半導体装置の製造方法であって、前記埋め込み導電体を形成する際に、前記溝状ビアの最大幅を考慮して、前記埋め込み導電体となる導電膜の堆積膜厚を設定し、前記孔状ビア及び前記溝状ビアを前記埋め込み導電体により充填することを特徴とする半導体装置の製造方法によっても達成される。

[0035]

#### 【発明の実施の形態】

#### 「第1実施形態]

本発明の第1実施形態による半導体装置及びその製造方法について図4乃至図 14を用いて説明する。

#### [0036]

図4は本実施形態による半導体装置の構造を示す設計デザイン上における平面 図、図5及び図6は本実施形態による半導体装置の構造を示す概略断面図、図7 乃至図14は本実施形態による半導体装置の製造方法を示す工程断面図である。

#### [0037]

はじめに、本実施形態による半導体装置の構造について図4万至図6を用いて 説明する。なお、図4(a)は本実施形態による半導体装置の内部回路領域にお ける設計デザイン上での部分平面図を示し、図4(b)は本実施形態による半導 体装置の溝状ビアパターン形成領域における設計デザイン上での部分平面図を示している。また、図5は、図4(a)のA-A'線断面に沿った半導体装置の概略断面図を示し、図6は、図4(b)のB-B'線断面に沿った半導体装置の概略断面図を示している。

### [0038]

本実施形態による半導体装置は、内部回路領域と、溝状ビアパターン形成領域とを有している。ここで、内部回路領域とは、ビアホール(孔状ビア)を介して上下の配線層が接続される構造を含む通常の素子領域である。また、溝状ビアパターン形成領域とは、溝状のビアホールを用いた構造体が形成される領域であり、例えばインダクタ素子部、ヒューズ回路やチップ周縁等の耐湿リング形成領域等が該当する。図4 (b) は、溝状ビアパターンの角部を抜き出して描いたものであり、溝状ビアパターンは、紙面上方向及び左方向にそれぞれ延在して形成されている。

### [0039]

基板20上には、エッチングストッパ膜22と層間絶縁膜24とが形成されている。なお、本願明細書にいう基板20は、半導体基板そのもののみならず、トランジスタなどの半導体素子が形成された半導体基板をも含むものである。基板上に更に1層以上の配線層が形成されたものであっても差し支えない。

#### [0040]

層間絶縁膜24及びエッチングストッパ膜22には、配線溝28が形成されている。配線溝28内には、拡散防止膜30aと銅膜32とを有する配線層34が形成されている。

#### [0041]

配線層34が埋め込まれた層間絶縁膜24上には、エッチングストッパ膜36 及び層間絶縁膜38が形成されている。内部回路領域の層間絶縁膜38及びエッチングストッパ膜36には、図4(a)及び図5に示すように、配線層34に達するビアホール46が形成されている。溝状ビアパターン形成領域の層間絶縁膜38及びエッチングストッパ膜36には、図4(b)及び図6に示すように、溝状のビアホール46aが形成されている。層間絶縁膜38上には、エッチングス トッパ膜40と層間絶縁膜42とが形成されている。層間絶縁膜42及びエッチングストッパ膜40には、配線溝52が形成されている。ビアホール46,46 a内及び配線溝52内には、拡散防止膜54aと銅膜56とを有し、配線層34 に接続された配線層58が形成されている。

### [0042]

配線層58が埋め込まれた層間絶縁膜42上には、エッチングストッパ膜60及び層間絶縁膜62が形成されている。内部回路領域の層間絶縁膜62及びエッチングストッパ膜60には、図4(a)及び図5に示すように、配線層58に達するビアホール66が形成されている。溝状ビアパターン形成領域の層間絶縁膜62及びエッチングストッパ膜60には、図4(b)及び図6に示すように、溝状のビアホール66aが形成されている。ビアホール66内には、バリアメタル層68aとタングステン膜70とを有するコンタクトプラグ72が形成されている。ビアホール66a内には、バリアメタル層68aとタングステン膜70とを有する溝状のコンタクトプラグ72aが形成されている。

# [0043]

コンタクトプラグ72,72 a が埋め込まれた層間絶縁膜62上には、窒化チタン膜78/アルミ膜76/窒化チタン膜74の積層構造を有する配線層82が形成されている。配線層82が形成された層間絶縁膜62上には、シリコン酸化膜84とシリコン窒化膜86とを有するカバー膜が形成されている。

#### [0044]

ここで、本実施形態による半導体装置は、設計上のパターンサイズにおいて、 孔状のビアホール66の径と、溝状のビアホール66aの幅とが異なっていることに主たる特徴がある。すなわち、図4(b)には、ビアホール66の径と同じ幅で溝状のビアホール66aを描いた場合を点線で示しているが、ビアホール66aの設計上のパターン外縁は、この点線よりも内側に位置している。

#### [0045]

例えば、ビアホール66の径を0.5μmでデザインした場合には、ビアホール66aの幅を0.4μmでデザインする。こうすることにより、ビアホール66を設計値通りに形成しうる適正露光量を用いて露光し、ビアホール66aに対

してオーバー露光気味になっても、ビアホール66aの出来上がりの幅とビアホール66の出来上がりの径とをほぼ等しくすることができる。したがって、ビアホール66をコンタクトプラグ72により充填する際に、ビアホール66aをもコンタクトプラグ72aにより充填することができ、埋め込み不良の発生を防止することができる。

### [0046]

なお、ウェーハ上における孔状パターンと溝状パターンとの間のパターンサイズのシフト量は、露光装置やエッチング装置などの特性等に応じて変化する。じたがって、ビアホール66aの幅をビアホール66の径に対してどの程度狭めてデザインするかは、ウェーハ上におけるホールパターンと溝状パターンとの間のパターンサイズのシフト量に応じて適宜設定することが望ましい。

### [0047]

ビアホール66内にコンタクトプラグ72を埋め込む際に、ビアホール66aがコンタクトプラグ72aにより完全に埋め込まれるように、ビアホール66aの出来上がりの幅を設定することが重要であり、ビアホール66aの出来上がりの幅とビアホール66の出来上がりの径とは、必ずしも等しくする必要はない。ビアホール66aがコンタクトプラグ72aにより完全に埋め込まれる幅であれば、ビアホール66aの出来上がりの幅よりも広くてもよいし、狭くてもよい。

### [0048]

本願発明者が検討を行った世代のデバイスでは、孔状ビアの径として 0.5 μ mを採用している。この場合、孔状ビアの径の約140%程度、すなわち約0.7 μ m程度までの幅を有する溝状ビアにおいて、埋め込み不良が生じなかった。一方、溝状ビアに必要な最小幅は、露光装置の解像度やバリアメタル層の厚さに依存するため一概にはいえないが、孔状ビアの径の約20%程度以上の幅を有する溝状ビアであれば、コンタクトプラグの形成に支障がないと考えられる。コンタクトプラグの形成条件を孔状ビア径に基づいて最適化している場合には、溝状ビアの幅が孔状ビアの幅以下になるようにデザインすることが無難である。

#### [0049]

また、配線層58の形成過程でビアホール46aの埋め込み不良が生じる場合

には、上記と同様にして、ビアホール46aの幅を適宜デザインすればよい。

[0050]

一般的に、孔状パターンと溝状パターンとを同時に形成する場合、溝状パターンの方がオーバー露光気味になる。したがって、出来上がり寸法において、溝状パターンの幅が孔状パターンの幅とほぼ等しく、或いは、溝状パターンの幅が孔状パターンの幅よりも狭い場合には、本実施形態のように設計デザイン上における溝状パターンのサイズを孔状パターンのサイズよりも狭めているものと考えられる。

#### [0051]

次に、本実施形態による半導体装置の製造方法について図7乃至図14を用いて説明する。なお、内部回路領域と溝状ビアパターン形成領域とでは平面的なレイアウトが異なるが、製造工程上に相違はない。以下では、内部回路領域における断面図を用いて本実施形態による半導体装置の製造方法を説明する

まず、基板20上に、例えばCVD法により、膜厚50nmのシリコン窒化膜よりなるエッチングストッパ膜22と、膜厚500nmのシリコン酸化膜よりなる層間絶縁膜24とを順次形成する。

#### [0052]

次いで、層間絶縁膜24上に、フォトリソグラフィーにより、配線層の形成予 定領域を露出するフォトレジスト膜26を形成する(図7(a))。

#### [0053]

次いで、シリコン窒化膜に対して十分な選択比の得られるエッチング条件を用いることにより、フォトレジスト膜26をマスクとして及びエッチングストッパ膜22をストッパとして層間絶縁膜24を異方性エッチングし、層間絶縁膜24 に配線溝28を形成する。

# [0054]

次いで、例えば酸素プラズマを用いたアッシングにより、フォトレジスト膜 2 6 を除去する。

#### [0055]

次いで、シリコン酸化膜に対して十分な選択比の得られるエッチング条件を用

いることにより、配線溝28が形成された層間絶縁膜24をマスクとしてエッチングストッパ膜22を異方性エッチングし、配線溝28を基板20上まで開口する(図7(b))。

#### [0056]

なお、フォトレジスト膜26を除去した後にエッチングストッパ膜をエッチングするのは、フォトレジスト膜26を除去するためのアッシングによる基板20へのダメージを防止するためである。したがって、基板20の最上層にアッシングによりダメージを受ける層(例えば銅配線など)が形成されていない場合には、フォトレジスト膜26をマスクとして層間絶縁膜24及びエッチングストッパ膜22を連続してエッチングするようにしてもよい。

#### [0057]

次いで、例えばスパッタ法により、全面に、膜厚50nmのタンタル膜30と、膜厚1500nmの銅膜32とを堆積する(図7(c))。なお、タンタル膜30とシード層としての薄い銅膜(図示せず)とをスパッタ法により堆積した後、この銅膜をシードとしてメッキ法により所定膜厚の銅膜32を形成するようにしてもよい。

#### 【0058】

次いで、例えばCMP法により、層間絶縁膜24が露出するまで、銅膜32及びタンタル膜30を平坦に除去する。こうして、配線溝28内に埋め込まれ、タンタル膜30よりなり銅の拡散を防止する拡散防止膜30aと、配線層の主要部をなす銅膜32とを有する配線層34を形成する(図8(a))。

# [0059]

次いで、配線層34が埋め込まれた層間絶縁膜24上に、例えばCVD法により、膜厚50nmのシリコン窒化膜よりなるエッチングストッパ膜36と、膜厚750nmのシリコン酸化膜よりなる層間絶縁膜38と、膜厚50nmのシリコン窒化膜よりなるエッチングストッパ膜40と、膜厚500nmのシリコン酸化膜よりなる層間絶縁膜42とを順次形成する。なお、エッチングストッパ膜36は、配線層34からの銅の拡散を防止する拡散防止膜としても機能する。

#### [0060]

ここで、配線層34の形成過程でディッシング等により段差が生じる場合には、層間絶縁膜38を予定膜厚よりも厚く堆積し、CMP法により所定膜厚になるまで研磨して平坦化した後、エッチングストッパ膜40を堆積するようにしてもよい。

### [0061]

次いで、層間絶縁膜42上に、フォトリソグラフィーにより、層間絶縁膜38に形成するビアホール46,46aの形成予定領域を露出するフォトレジスト膜44を形成する(図8(b))。

### [0062]

次いで、フォトレジスト膜44をマスクとして及びエッチングストッパ膜36 をストッパとして、層間絶縁膜42、エッチングストッパ膜40、層間絶縁膜3 8を、エッチング条件を変えながら順次異方性エッチングし、内部回路領域の層間絶縁膜38にビアホール46を、溝状ビアパターン形成領域の層間絶縁膜にビアホール46aを形成する。

#### [0063]


なお、後に形成する配線層 58 に埋め込み不良が生じる場合には、設計デザイン上におけるビアホール46の径と設計デザイン上におけるビアホール46 aの幅とが異なるようにフォトマスクを設計し、このフォトマスクを用いてフォトレジスト膜44を形成するようにしてもよい。ビアホール46の設計デザイン上の径が例えば0.5  $\mu$  mの場合、ビアホール46 aの設計デザイン上の幅を例えば0.4  $\mu$  mに設定することにより、ビアホール46の出来上がりの径とビアホール46 a の出来上がりの幅とをほぼ等しくすることができ、配線層 58 の埋め込み不良を防止することができる。

#### [0064]

次いで、例えば酸素プラズマを用いたアッシングにより、フォトレジスト膜36を除去する(図8(c))。

#### [0065]

次いで、例えばスピンコート法により非感光性樹脂48を塗布した後、ビアホール46内に非感光性樹脂48が残存するように、層間絶縁膜42上の非感光性



# [0066]

次いで、層間絶縁膜42上に、フォトリソグラフィーにより、層間絶縁膜42 に形成される配線層の形成予定領域を露出するフォトレジスト膜50を形成する (図9(a))。この際、フォトレジスト膜50は、非感光性樹脂40とミキシング等が生ずることがなく、また、現像液が非感光性樹脂40を溶解するものでない材料から選択する。

#### [0067]

次いで、シリコン窒化膜に対して十分な選択比の得られるエッチング条件を用いることにより、フォトレジスト膜50をマスクとして及びエッチングストッパ膜40をストッパとして、層間絶縁膜42を異方性エッチングし、層間絶縁膜42に配線溝52を形成する。

### [0068]

次いで、例えば酸素プラズマを用いたアッシングにより、フォトレジスト膜4 2及び非感光性樹脂40を除去する(図9(b))。

#### [0069]

次いで、シリコン酸化膜に対して十分な選択比の得られるエッチング条件を用いることにより、配線溝52が形成された層間絶縁膜42及びビアホール46が 形成された層間絶縁膜38をマスクとしてエッチングストッパ膜36,40を異 方性エッチングし、配線溝52を層間絶縁膜38上まで開口するとともに、ビアホール46を配線層34上まで開口する(図10(a))。

### . [0070]

次いで、例えばスパッタ法により、全面に、膜厚50nmのタンタル膜54と、膜厚1500nmの銅膜56とを堆積する。なお、タンタル膜54とシード層としての薄い銅膜(図示せず)とをスパッタ法により堆積した後、この銅膜をシードとしてメッキ法により所定膜厚の銅膜56を形成するようにしてもよい。

#### [0071]

次いで、例えばCMP法により、層間絶縁膜42が露出するまで、銅膜56及びタンタル膜54を平坦に除去する。こうして、配線溝52内及びビアホール4

6内に埋め込まれ、タンタル膜54よりなり銅の拡散を防止する拡散防止膜54 aと、配線層の主要部をなす銅膜56とを有する配線層58を形成する(図11 (a))。

### [0072]

次いで、配線層58が埋め込まれた層間絶縁膜42上に、例えばCVD法により、膜厚50nmのシリコン窒化膜よりなるエッチングストッパ膜60と、膜厚750nmのシリコン酸化膜よりなる層間絶縁膜62とを順次堆積する。なお、エッチングストッパ膜60は、配線層58からの銅の拡散を防止する拡散防止膜としても機能する。

### [0073]

ここで、配線層58の形成過程でディッシング等により段差が生じる場合には、層間絶縁膜62を予定膜厚よりも厚く堆積した後、CMP法により所定膜厚になるまで研磨して平坦化するようにしてもよい。

# [0074]

次いで、層間絶縁膜62上に、フォトリソグラフィーにより、層間絶縁膜62に形成するビアホール66,66aの形成予定領域を露出するフォトレジスト膜64を形成する(図11(b))。この際、図4に示すように、設計デザイン上におけるビアホール66aの幅とが異なるようにフォトマスクを設計し、このフォトマスクを用いてフォトレジスト膜64を形成する。

# [0075]

次いで、フォトレジスト膜 6 4 をマスクとして及びエッチングストッパ膜 6 0 をストッパとして、層間絶縁膜 6 2 を異方性エッチングし、内部回路領域の層間 絶縁膜 6 2 にビアホール 6 6 を、溝状ビアパターン形成領域の層間絶縁膜 6 2 にビアホール 6 6 a を形成する。なお、ビアホール 6 6 の設計デザイン上の径を例えば 0. 5 μm、ビアホール 6 6 a の設計デザイン上の幅を例えば 0. 4 μmに設計した場合、ビアホール 6 6 の出来上がりの径とビアホール 6 6 a の出来上がりの幅は、ともに約 0. 5 μmとなる。

#### [0076]

次いで、例えば酸素プラズマを用いたアッシングにより、フォトレジスト膜 6 4 を除去する。

### [0077]

次いで、シリコン酸化膜に対して十分な選択比の得られるエッチング条件を用いることにより、ビアホール66が形成された層間絶縁膜62をマスクとしてエッチングストッパ膜60を異方性エッチングし、ビアホール66,66aを配線層58上まで開口する(図12(a))。

### [0078]

次いで、例えばスパッタ法により膜厚50nmの窒化チタン膜68を、例えば CVD法により膜厚300nmのタングステン膜70を、順次形成する(図12 (b))。

#### [0079]

次いで、例えばCMP法により、層間絶縁膜62が露出するまで、タングステン膜70及び窒化チタン膜68を平坦に除去する。こうして、ビアホール66内に埋め込まれ、窒化チタン膜68よりなるバリアメタル層68aとタングステン膜70とを有するコンタクトプラグ72と、ビアホール66a内に埋め込まれ、窒化チタン膜68よりなるバリアメタル層68aとタングステン膜70とを有するコンタクトプラグ72aとを形成する(図13(a))。

### [0080]

この際、ビアホール66の出来上がりの径とビアホール66aの出来上がりの幅とはほぼ等しいので、ビアホール66を完全に埋め込む条件でコンタクトプラグ72を形成することにより、コンタクトプラグ72aに埋め込み不良が生じることを防止することができる。また、溝状のコンタクトプラグを隣接して設ける場合にあっては、層間絶縁膜62に亀裂が生じるのを防止する効果もある。

#### [0081]

次いで、コンタクトプラグ72,72 aが埋め込まれた層間絶縁膜70上に、例えばスパッタ法により、膜厚50nmの窒化チタン膜74と、膜厚1000nmのアルミ(或いは銅添加アルミ)膜76と、膜厚50nmの窒化チタン膜78とを順次堆積する。

[0082]

次いで、窒化チタン膜78上に、フォトリソグラフィーにより、形成する配線 層のパターンを有するフォトレジスト膜80を形成する(図13(b))。

[0083]

次いで、フォトレジスト膜80をマスクとして、窒化チタン膜78、アルミ膜76、窒化チタン膜74を異方性エッチングし、コンタクトプラグ72を介して配線層58に接続され、窒化チタン膜78/アルミ膜76/窒化チタン膜74の積層構造よりなる配線層82を形成する。

[0084]

次いで、例えば酸素プラズマを用いたアッシングにより、フォトレジスト膜8 0を除去する。

[0.085]

次いで、例えばCVD法により、膜厚700nmのシリコン酸化膜84と、膜厚500nmのシリコン窒化膜78とを順次堆積し、シリコン窒化膜78/シリコン酸化膜86の積層構造よりなるカバー膜を形成する。

[0086]

こうして、図4乃至図6に示す半導体装置を製造することができる。

[0087]

このように、本実施形態によれば、溝状のビアホールの設計デザイン上における幅が、孔状のビアホールの設計デザイン上における径よりも小さくなるようにパターン設計するので、孔状パターンと溝状パターンとでビアホールの出来上がりサイズに差が生じる場合であっても、コンタクトプラグや配線層の埋め込み不良を防止することができる。

[0088]

また、コンタクトプラグの埋め込み不良が防止される結果、層間絶縁膜に亀裂が生じることを防止できる。また、コンタクトプラグ上の段差を低減できるので、上層の配線層や絶縁層にこの段差が反映されることを防止することができる。これにより、上層に形成する配線層との間のコンタクト不良や積層時の問題を回避することができる。

[0089]

なお、上記実施形態では、溝状のビアホールの幅を全体に渡って一律に狭めたが、埋め込み不良が発生する角部近傍のパターン幅のみを選択的に狭めるように してもよい。

[0090]

### [第2実施形態]

本発明の第2実施形態による半導体装置及びその製造方法について図15及び図16を用いて説明する。なお、図4乃至図14に示す第1実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。

[0091]

図15は本実施形態による半導体装置の構造を示す設計デザイン上における平面図、図16は本実施形態の変形例による半導体装置の構造を示す設計デザイン上における平面図である。

[0092]

本実施形態による半導体装置は、溝状ビアパターン形成領域における溝状ビアホールの平面的なデザインが異なる他は、第1実施形態による半導体装置及びその製造方法と同様である。

[0093]

本実施形態による半導体装置では、図15に示すように、ビアホール66aのパターンを角部において135度の角度で2度に分けて屈曲することにより、全体として90度屈曲している。このようにしてビアホール66aのパターンをデザインすることにより、ビアホール66aを1度で90度屈曲する場合と比較して、ビアホール66aの最大幅を小さくすることができる。これにより、角部におけるコンタクトプラグ72aの埋め込み不良の発生を抑制することができる。

[0094]

本実施形態によるパターンを適用する場合、2つの角部をあまり近づけすぎると、露光時の近接効果により、1つの角部を設けた場合と同様の結果となる。したがって、2つの角部は、互いに数μm程度離間して配置する必要がある。なお

、近接効果の影響はパターンサイズや露光条件によっても変化するため、2つの 角部を離間する距離は、これらの点を考慮したうえで設定することが望ましい。

#### [0095]

図15に示すビアホールのパターンレイアウトは、ビアホール46aに適用してもよい。こうすることにより、配線層58の埋め込み不良を抑制することができる。

#### [0096]

このように、本実施形態によれば、溝状ビアホールが屈曲する角度を小さくできるので、孔状パターンと溝状パターンとでビアホールの出来上がりサイズに差が生じる場合であっても、コンタクトプラグや配線層の埋め込み不良を防止することができる。

#### [0097]

また、コンタクトプラグの埋め込み不良が防止される結果、層間絶縁膜に亀裂が生じることを防止できる。また、コンタクトプラグ上の段差を低減できるので、上層の配線層や絶縁層にこの段差が反映されることを防止することができる。これにより、上層に形成する配線層との間のコンタクト不良や積層時の問題を回避することができる。

### [0098]

なお、上記実施形態では、ビアホール66aのパターンのみを2度に分けて屈曲したが、図16に示すように、配線層58のパターンについても角部で2度に分けて屈曲してもよい。

### [0099]

また、上記実施形態では、ビアホールのパターンを角部において2度に分けて 屈曲したが、3度以上に分けて屈曲するようにしてもよい。本実施形態による半 導体装置は、一度に曲げる角度を小さくすることにより、直線部における幅と屈 曲部における幅との間のサイズ差を小さくして埋め込み不良を低減するものであ り、この目的が達成しうるパターンであれば、屈曲する角度や回数はいくつであ ってもよい。また、ある曲率を描いた曲線によってビアホールのパターンを描く ようにしてもよい。

### [0100]

また、上記実施形態では、孔状ビアホールの設計デザイン上における径と、溝 状ビアホールの設計デザイン上における幅とをほぼ等した場合を示しているが、 第1実施形態による半導体装置の場合と同様にして、孔状ビアホールの設計デザ イン上における径よりも溝状ビアホールの設計デザイン上における幅が狭くなる ようにパターン設計してもよい。これにより、コンタクトプラグの埋め込み不良 の発生を更に抑制することができる。

# [0101]

### [第3実施形態]

本発明の第3実施形態による半導体装置及びその製造方法について図17を用いて説明する。なお、図4万至図16に示す第1及び第2実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。

### [0102]

図17は本実施形態による半導体装置の構造を示す設計デザイン上における平面図である。

#### [0103]

本実施形態による半導体装置は、溝状ビアパターン形成領域における溝状のビアホールの平面的なデザインが異なる他は、第1及び第2実施形態による半導体装置及びその製造方法と同様である。

#### [0104]

本実施形態による半導体装置では、図17に示すように、ビアホール66aのパターン角部を取り除き、ビアホール66aを直線パターンのみにより形成している。すなわち、配線層58の側からみた場合、配線層58の屈曲部においてビアホール66aのパターンが不連続になっている。ビアホール66aに埋め込まれたコンタクトプラグ72aをインダクタなどの回路素子に用いる場合、パターンの角部を取り除くことは配線抵抗を増加する原因となる。しかしながら、パターン変更に伴う抵抗変動が十分に小さい場合には、角部のパターンを取り除いても設計的なデメリットは生じない。

# [0105]

このようにしてビアホール66aのパターンを設計することにより、出来上がりにおけるビアホール66aの最大幅を小さくすることができる。これにより、コンタクトプラグ72の埋め込み不良の発生を抑制することができる。

### [0106]

図17に示すビアホールのレイアウトは、ビアホール46aに適用してもよい。こうすることにより、配線層58の埋め込み不良の発生を抑制することができる。

### [0107]

このように、本実施形態によれば、ビアホールを構成する溝状パターンから角部を取り除くので、孔状パターンと溝状パターンとでビアホールの出来上がりサイズに差が生じる場合であっても、コンタクトプラグや配線層の埋め込み不良の発生を抑制することができる。

### [0108]

また、コンタクトプラグの埋め込み不良が防止される結果、層間絶縁膜に亀裂が生じることを防止できる。また、コンタクトプラグ上の段差を低減できるので、上層の配線層や絶縁層にこの段差が反映されることを防止することができる。これにより、上層に形成する配線層との間のコンタクト不良や積層時の問題を回避することができる。

### [0109]

なお、上記実施形態では、孔状ビアホールの設計デザイン上における径と、溝 状ビアホールの設計デザイン上における幅とをほぼ等しくしているが、第1実施 形態による半導体装置の場合と同様にして、孔状ビアホールの設計デザイン上に おける径よりも溝状ビアホールの設計デザイン上における幅が狭くなるようにパ ターン設計してもよい。これにより、コンタクトプラグの埋め込み不良の発生を 更に抑制することができる。

#### $\cdot [0110]$

#### [第4実施形態]

本発明の第4実施形態による半導体装置及びその製造方法について図18を用

いて説明する。なお、図4万至図17に示す第1万至第3実施形態による半導体 装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或い は簡略にする。

#### [0111]

図18は本実施形態による半導体装置の構造を示す設計デザイン上における平面図である。

### [0112]

本実施形態による半導体装置は、溝状ビアパターン形成領域における溝状のビアホールの平面的なデザインが異なる他は、第1乃至第3実施形態による半導体 装置及びその製造方法と同様である。

# [0113]

本実施形態による半導体装置では、図18に示すように、パターン角部における露光時の光量を制限するようにビアホール66aのパターンを工夫したものである。図18では、ビアホール66aのパターンの角部を切り欠いたようなデザインとしている。このようにしてビアホール66aのパターンをデザインすることにより、ビアホール66aの角部における幅の増大を抑制することができる。これにより、角部におけるコンタクトプラグ72aの埋め込み不良の発生を抑制することができる。

#### [0114]

図18に示すビアホールのレイアウトは、ビアホール46aに適用してもよい。こうすることにより、配線層58の埋め込み不良の発生を抑制することができる。

### [0115]

このように、本実施形態によれば、角部における露光時の光量を制限するよう に角部のパターンをデザインするので、孔状パターンと溝状パターンとでビアホ ールの出来上がりサイズに差が生じる場合であっても、コンタクトプラグや配線 層の埋め込み不良の発生を抑制することができる。

### [0116]

また、コンタクトプラグの埋め込み不良が防止される結果、層間絶縁膜に亀裂

が生じることを防止できる。また、コンタクトプラグ上の段差を低減できるので、上層の配線層や絶縁層にこの段差が反映されることを防止することができる。 これにより、上層に形成する配線層との間のコンタクト不良や積層時の問題を回 避することができる。

### [0117]

なお、上記実施形態では、溝状パターンの角部を切り欠いたようなデザインと しているが、角部における露光時の光量を制限しうるパターンであれば、図18 に示すパターンに限定されるものではない。

#### (0118)

また、上記実施形態では、孔状ビアホールの設計デザイン上における径と、溝 状ビアホールの設計デザイン上における幅とをほぼ等しくしているが、第1実施 形態による半導体装置の場合と同様にして、孔状ビアホールの設計デザイン上に おける径よりも溝状ビアホールの設計デザイン上における幅が狭くなるようにパ ターン設計してもよい。これにより、コンタクトプラグの埋め込み不良の発生を 更に抑制することができる。

#### [0119]

### [第5 実施形態]

本発明の第5実施形態による半導体装置及びその製造方法について図19及び図20を用いて説明する。なお、図4乃至図18に示す第1乃至第4実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。

#### [0120]

図19は本実施形態による半導体装置の構造を示す平面図、図20は本実施形態の変形例による半導体装置の構造を示す平面図である。

#### [0121]

本実施形態による半導体装置は、溝状ビアパターン形成領域における溝状のビアホールの平面的なデザインが異なる他は、第1乃至第4実施形態による半導体 装置及びその製造方法と同様である。

### [0122]

本実施形態による半導体装置では、図19に示すように、溝状のビアホール66aの外周部に、補助パターン88,90を配置したものである。補助パターン88は、配線層58と同一の層により形成される配線パターンであり、補助パターン90は、ビアホール66aのパターンと同時に形成される溝状のビアパターンである。

# [0123]

溝状のコンタクトプラグを隣接して設けた場合、コンタクトプラグに埋め込み不良が生じると、最外周の角部において層間絶縁膜62の亀裂が生じる。ビアホール66aの外側に溝状パターン(補助パターン90)を更に設ければ、内側のビアホール66aの角部では層間絶縁膜62に亀裂は生じない。そして、この補助パターン90を、例えば図19に示すような埋め込み不良が発生しないパターンとすれば、補助パターン90の角部においても層間絶縁膜62に亀裂は生じることはない。

# [0124]

このようにして補助パターン90を設けることにより、ビアホール66aに埋め込まれるコンタクトプラグ72aに埋め込み不良が生じた場合であっても、層間絶縁膜62に亀裂が生じることを防止することができる。

### [0125]

このように、本実施形態によれば、溝状ビアパターンに隣接して、層間絶縁膜に亀裂が生じるのを防止する補助パターンを配置するので、溝状ビアパターンに埋め込み不良が生じた場合であっても、層間絶縁膜に亀裂が生じるのを防止することができる。

#### [0126]

なお、上記実施形態では、補助パターン88,90の双方をパターンの角部において不連続としたが、図20に示すように、補助パターン88のパターンが角部において連続となるようにしてもよい。

#### [0127]

また、上記実施形態では、補助パターンを設けることにより層間絶縁膜62に 亀裂が生じることを防止しているが、補助パターンを設けるとともに、ビアホー ル66aのパターンとして第1乃至第4実施形態による半導体装置と同様のデザインを採用してもよい。これにより、埋め込み不良の発生が抑制されるため、層間絶縁膜に亀裂が生じることを防止する効果を更に高めることができる。

#### [0128]

### [第6実施形態]

本発明の第6実施形態による半導体装置及びその製造方法について図21乃至図23を用いて説明する。なお、図4乃至図20に示す第1乃至第5実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。

#### [0129]

図21は本実施形態による半導体装置の構造を示す平面図、図22及び図23 は本実施形態の変形例による半導体装置の構造を示す平面図である。

### [0130]

図1(a)に示すように、インダクタなどの素子では、電気抵抗を低減する等の観点から配線層10上に複数の溝状ビアパターンを配置している。そこで、本 実施形態では、一の配線層上に複数の溝状ビアパターンを配置する場合における 溝状ビアホールの平面的なデザイン例について説明する。

#### [0131]

本実施形態による半導体装置は、溝状ビアパターン形成領域における溝状のビアホールの平面的なデザインが異なる他は、第1乃至第4実施形態による半導体装置及びその製造方法と同様である。

# [0132]

本実施形態による半導体装置では、複数の溝状ビアパターンが隣接して設けられたパターンにおいて、最外周の溝状ビアパターンとして図15に示す第2実施 形態による半導体装置におけるビアホール66aのパターンを適用したものである。

#### [0133]

すなわち、図21に示すように、配線層58のパターン上には、角部において90度の角度で屈曲する2つのビアホール66bのパターンと、ビアホール66

bのパターンの外周部に設けられ、角部において135度の角度で2度に分けて 屈曲するビアホール66aのパターンとが設けられている。

#### [0134]

溝状のコンタクトプラグを隣接して設けた場合、コンタクトプラグに埋め込み不良が生じると、最外周の角部において層間絶縁膜62の亀裂が生じる。しかしながら、最外周に埋め込み不良が発生しないビアホール66aを配置することにより、ビアホール66bに埋め込み不良が発生した場合であっても、層間絶縁膜62に亀裂が生じることを防止することができる。

#### [0135]

このように、本実施形態によれば、複数の溝状ビアパターンが隣接して設けられたパターンを有する半導体装置において、最外周の溝状ビアパターンとして第2実施形態のパターンを用いるので、内側の溝状ビアパターンで埋め込み不良が生じた場合であっても、層間絶縁膜に亀裂が生じることを防止することができる

### [0136]

なお、上記実施形態では、最外周の溝状ビアパターンのみに第2実施形態のパターンを適用したが、図22に示すように、すべての溝状ビアパターンに第2実施形態のパターンを適用してもよい。これにより、埋め込み不良の発生を更に抑制することができ、層間絶縁膜に亀裂が生じるのをより効果的に防止することができる。

### [0137]

また、図23に示すように、例えば図16に示す第2実施形態の変形例の場合 と同様にして、配線層58のパターンをビアホール66aのパターンと同様に屈 曲させるようにしてもよい。

#### [0138]

#### 「第7実施形態]

本発明の第7実施形態による半導体装置及びその製造方法について図24及び図25を用いて説明する。なお、図4万至図23に示す第1万至第6実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を

省略し或いは簡略にする。

# [0139]

図24は本実施形態による半導体装置の構造を示す平面図、図25は本実施形態の変形例による半導体装置の構造を示す平面図である。

# [0140]

第6実施形態と同様、本実施形態では、一の配線層上に複数の溝状ビアパターンを配置する場合における溝状ビアホールの平面的なデザイン例について説明する。

### [0141]

本実施形態による半導体装置は、溝状ビアパターン形成領域における溝状のビアホールの平面的なデザインが異なる他は、第1乃至第4実施形態による半導体 装置及びその製造方法と同様である。

### [0142]

本実施形態による半導体装置では、複数の溝状ビアパターンが隣接して設けられたパターンにおいて、最外周の溝状ビアパターンとして図17に示す第3実施 形態による半導体装置におけるビアホール66aのパターンを適用したものである。

### [0143]

すなわち、図24に示すように、配線層58のパターン上には、角部において90度の角度で屈曲する2つのビアホール66bのパターンと、ビアホール66bのパターンの外周部に設けられ、角部のパターンが取り除かれたビアホール66aのパターンとが設けられている。

#### [0144]

溝状のコンタクトプラグを隣接して設けた場合、コンタクトプラグに埋め込み不良が生じると、最外周の角部において層間絶縁膜62の亀裂が生じる。しかしながら、最外周に埋め込み不良が発生しないビアホール66aを配置することにより、ビアホール66bに埋め込み不良が発生した場合であっても、層間絶縁膜62に亀裂が生じることを防止することができる。

### [0145]

このように、本実施形態によれば、複数の溝状ビアパターンが隣接して設けられたパターンを有する半導体装置において、最外周の溝状ビアパターンとして第3実施形態のパターンを用いるので、内側の溝状ビアパターンで埋め込み不良が生じた場合であっても、層間絶縁膜に亀裂が生じることを防止することができる

# [0146]

なお、上記実施形態では、最外周の溝状ビアパターンのみに第3実施形態のパターンを適用したが、図25に示すように、すべての溝状ビアパターンに第3実施形態のパターンを適用してもよい。これにより、埋め込み不良の発生を更に抑制することができ、層間絶縁膜に亀裂が生じるのをより効果的に防止することができる。

### [0.147]

# [第8実施形態]

本発明の第8実施形態による半導体装置及びその製造方法について図26乃至図30を用いて説明する。なお、図4乃至図25に示す第1乃至第7実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡略にする。

### [0148]

図26は本実施形態による半導体装置の構造を示す概略断面図、図27及び図28は本実施形態による半導体装置の製造方法を示す工程断面図、図29はコンタクトプラグの埋め込み不良が生じる原因を説明する図、図30はコンタクトプラグの埋め込み不良を防止する製造工程上の手段を説明する図である。

#### [0149]

はじめに、本実施形態による半導体装置の構造について図26を用いて説明する。

# [0150]

本実施形態による半導体装置は、図26に示すように、基本的な断面構造は図5に示す第1実施形態による半導体装置と同様である。本実施形態による半導体装置が第1実施形態による半導体装置と異なる点は、シリコン窒化膜よりなるエ

ッチングストッパ膜22,36,40,60の代わりに、SiC膜によりなるエッチングストッパ膜22a,36a,40a,60aをそれぞれ用いている点、シリコン酸化膜よりなる層間絶縁膜24,38,42の代わりに、SiOC膜よりなる層間絶縁膜24a,38a,42aをそれぞれ用いている点である。

## [0151]

本願発明者は、シリコン酸化膜/シリコン窒化膜系の層間絶縁膜構造を用いた場合のみならず、SiOC膜/SiC膜系の層間絶縁膜構造を用いた場合にも、コンタクトプラグ72aの埋め込み不良により層間絶縁膜62に亀裂が生じることを確認している。本発明は、SiOC膜/SiC膜系の層間絶縁膜構造を用いた場合においても効果がある。

#### [0152]

また、本実施形態による半導体装置では、ビアホール66aの平面的なデザインとして、第1乃至第7実施形態による半導体装置のパターンを用いていない。 溝状ビアパターンとして、例えば図1(a)に示すように、90度の角度で屈曲するパターンを適用することも可能である。これは、本実施形態では後述する製造プロセス上の工夫によりコンタクトプラグ72aの埋め込み不良を防止するためである。

## [0153]

次に、本実施形態による半導体装置の製造方法について図27乃至図30を用いて説明する。

#### [0154]

まず、例えば図7(a)乃至図11(a)に示す第1実施形態による半導体装置の製造方法と同様にして、基板20上に、配線層34,58等を形成する。この際、本実施形態では、シリコン窒化膜よりなるエッチングストッパ膜22,36,40,60の代わりに、SiC膜によりなるエッチングストッパ膜22a,36a,40a,60aを形成し、シリコン酸化膜よりなる層間絶縁膜24,38,42の代わりに、SiOC膜よりなる層間絶縁膜24a,38a,42aを形成する(図27(a))。

[0155].

次いで、例えば図11(b)乃至図12(a)に示す第1実施形態による半導体装置の製造方法と同様にして、配線層58が埋め込まれた層間絶縁膜42a上にSiC膜よりなるエッチングストッパ膜60aと層間絶縁膜62とを形成した後、層間絶縁膜62及びエッチングストッパ膜60aに配線層58に達するビアホール66,66aを形成する(図27(b))。なお、ビアホールを形成する際、内部回路領域におけるビアホール66の設計デザイン上における径を0.5  $\mu$  m、溝状ビアパターン形成領域における幅を0.5  $\mu$  mとすると、前述の通り、ウェーハ上における出来上がり寸法は、ビアホール66の径が約0.50  $\mu$  m、ビアホール66aの幅が約0.55  $\mu$  m、ビアホール66aの最大幅が約0.80  $\mu$  mとなる。

## [0156]

次いで、例えばスパッタ法により膜厚50nmの窒化チタン膜68を、例えば CVD法により膜厚400nmのタングステン膜70を、順次形成する(図28 (a))。

## [0157]

次いで、例えばCMP法により、層間絶縁膜62が露出するまで、タングステン膜70及び窒化チタン膜68を平坦に除去する。こうして、ビアホール66内に埋め込まれ、窒化チタン膜68よりなるバリアメタル層68aとタングステン膜70とを有するコンタクトプラグ72と、ビアホール66a内に埋め込まれ、窒化チタン膜68よりなるバリアメタル層68aとタングステン膜70とを有するコンタクトプラグ72aを形成する(図28(b))。

#### [0158]

第1実施形態では、ビアホール66を埋め込むに十分な膜厚条件として、コンタクトプラグ72を形成するための窒化チタン膜68の膜厚を50nm、タングステン膜70の膜厚を300nmとしている。しかしながら、この膜厚条件では、最大で幅0.7 $\mu$ mまでのビアホールを完全に埋め込むことはできても、角部に0.8 $\mu$ mの最大幅を有するビアホール66aを完全に埋め込むことはできない(図29(b))。このため、その後СМРにより研磨してコンタクトプラグ72aを形成すると、プラグの中央部分には埋め込み不良が生じる(図29(a

## ), (c)).

## [0.159]

そこで、本実施形態では、ビアホール66aの最大幅を考慮して、ビアホール66を埋め込むための膜厚条件を設定している。コンタクトプラグ72を形成するための窒化チタン膜68及びタングステン膜70の膜厚を、上述のようにそれぞれ50nm及び400nmに設定すると、最大で幅0.9μmまでのビアホールを完全に埋め込むことができるため、角部に約0.8μmの最大幅を有するビアホール66aであっても完全に埋め込むことができる(図30(b))。したがって、その後СМРにより研磨してコンタクトプラグ72aを形成しても、埋め込み不良が生じることはない(図30(a)、(c))。

#### [0160]

この後、例えば図13(b)乃至図14に示す第1実施形態による半導体装置の製造方法と同様にして、コンタクトプラグ72,72 a が埋め込まれた層間絶縁膜62上に、配線層82,カバー膜等を形成する。

## [0161]

このように、本実施形態によれば、溝状ビアパターンの最大幅を考慮してコンタクトプラグを形成する際の膜厚条件を設定するので、孔状パターンと溝状パターンとでビアホールの出来上がりサイズに差が生じる場合であっても、コンタクトプラグや配線層の埋め込み不良を防止することができる。また、埋め込み不良に起因して層間絶縁膜に亀裂が生じるのを防止することができる。

#### [0162]

なお、上記実施形態では、銅配線周りの層間絶縁膜構造として、SiOC膜/ SiC膜系の絶縁膜を用いたが、第1実施形態による半導体装置の場合と同様に 、シリコン酸化膜/シリコン窒化膜系の層間絶縁膜構造を適用してもよい。

#### [0163]

また、上記実施形態では、ビアホール66aの平面的なデザインに工夫を施していないが、第1乃至第7実施形態による半導体装置のパターンを用いるようにしてもよい。これにより、デザイン上及びプロセス上の双方から埋め込み不良の発生を防止することが可能となり、その効果をより高めることができる。

[0164]

[第9実施形態]

本発明の第9実施形態による半導体装置について図31及び図32を用いて説明する。

[0165]

図31は本実施形態による半導体装置の構造を示す概略断面図、図32は本実施形態の他の例による半導体装置の構造を示す概略断面図である。

[0166]

本実施形態では、銅配線とアルミ配線とを用いた半導体装置の具体的な構造を示す。上記第1乃至第8実施形態では、配線層が3層の場合を示したが、本発明は、3層以上の配線層を有する半導体装置に適用することもできる。

[0167]

図31に示す半導体装置は、7層の銅配線と1層のアルミ配線とにより多層配線構造を構成したものである。

[0168]

シリコン基板100には、素子領域を確定する素子分離膜102が形成されている。素子分離膜102により画定された素子領域には、ゲート電極104とソース/ドレイン拡散層106とを有するMOSトランジスタが形成されている。

[0169]

MOSトランジスタが形成されたシリコン基板100上には、PSG膜/シリコン窒化膜の積層膜よりなる層間絶縁膜108が形成されている。層間絶縁膜108には、タングステン膜/窒化チタン膜の積層構造よりなるコンタクトプラグ110が埋め込まれている。

[0170]

コンタクトプラグ110が埋め込まれた層間絶縁膜108上には、シリコン酸化膜/SiLK(登録商標)膜(又はSOG膜)の積層膜よりなる層間絶縁膜112が形成されている。層間絶縁膜112には、銅膜/タンタル膜の積層構造よりなる配線層114が埋め込まれている。

[0171]

配線層114が埋め込まれた層間絶縁膜112上には、シリコン酸化膜/シリコン窒化膜の積層膜よりなる層間絶縁膜116が形成されている。層間絶縁膜116上には、シリコン酸化膜/SiLK膜(又はSOG膜)の積層膜よりなる層間絶縁膜118が形成されている。層間絶縁膜116,118内には、銅膜/タンタル膜の積層構造よりなり、層間絶縁膜116内にビア部が埋め込まれ、層間絶縁膜118内に配線部が埋め込まれた配線層120が形成されている。

## [0172]

配線層120が埋め込まれた層間絶縁膜118上には、シリコン酸化膜/シリコン窒化膜の積層膜よりなる層間絶縁膜122が形成されている。層間絶縁膜122上には、シリコン酸化膜/SiLK膜(又はSOG膜)の積層膜よりなる層間絶縁膜124が形成されている。層間絶縁膜122,124内には、銅膜/タンタル膜の積層構造よりなり、層間絶縁膜122内にビア部が埋め込まれ、層間絶縁膜124内に配線部が埋め込まれた配線層126が形成されている。

## [0173]

配線層126が埋め込まれた層間絶縁膜124上には、シリコン酸化膜/シリコン窒化膜の積層膜よりなる層間絶縁膜128が形成されている。層間絶縁膜128上には、シリコン酸化膜/SiLK膜(又はSOG膜)の積層膜よりなる層間絶縁膜130が形成されている。層間絶縁膜128,130内には、銅膜/タンタル膜の積層構造よりなり、層間絶縁膜128内にビア部が埋め込まれ、層間絶縁膜130内に配線部が埋め込まれた配線層132が形成されている。

#### [0174]

配線層132が埋め込まれた層間絶縁膜130上には、シリコン酸化膜/シリコン窒化膜の積層膜よりなる層間絶縁膜134が形成されている。層間絶縁膜134上には、シリコン酸化膜/シリコン窒化膜の積層膜よりなる層間絶縁膜136が形成されている。層間絶縁膜134,136内には、銅膜/タンタル膜の積層構造よりなり、層間絶縁膜134内にビア部が埋め込まれ、層間絶縁膜136内に配線部が埋め込まれた配線層138が形成されている。

#### [0175]

配線層138が埋め込まれた層間絶縁膜136上には、シリコン酸化膜/シリ

コン窒化膜の積層膜よりなる層間絶縁膜140が形成されている。層間絶縁膜140上には、シリコン酸化膜/シリコン窒化膜の積層膜よりなる層間絶縁膜142が形成されている。層間絶縁膜140,142内には、銅膜/タンタル膜の積層構造よりなり、層間絶縁膜140内にビア部が埋め込まれ、層間絶縁膜142内に配線部が埋め込まれた配線層144が形成されている。

## [0176]

配線層144が埋め込まれた層間絶縁膜142上には、シリコン酸化膜/シリコン窒化膜の積層膜よりなる層間絶縁膜146が形成されている。層間絶縁膜146上には、シリコン酸化膜/シリコン窒化膜の積層膜よりなる層間絶縁膜148が形成されている。層間絶縁膜146,148内には、銅膜/タンタル膜の積層構造よりなり、層間絶縁膜146内にビア部が埋め込まれ、層間絶縁膜148内に配線部が埋め込まれた配線層150が形成されている。

## [0177]

配線層150が埋め込まれた層間絶縁膜148上には、シリコン酸化膜/シリコン窒化膜の積層膜よりなる層間絶縁膜152が形成されている。層間絶縁膜152には、タングステン膜/窒化チタン膜の積層構造よりなるコンタクトプラグ154が埋め込まれている。

### [0178]

コンタクトプラグ154が埋め込まれた層間絶縁膜152上には、窒化チタン膜/アルミ膜/窒化チタン膜の積層膜よりなる配線層156が形成されている。

#### [0179]

配線層156が形成された層間絶縁膜152上には、シリコン窒化膜/シリコン酸化膜の積層膜よりなるカバー膜158が形成されている。

#### [0180]

こうして、7層の銅配線と1層のアルミ配線とにより多層配線構造が構成された半導体装置が形成されている。

#### [0181]

図31に示す半導体装置において、本発明は、コンタクトプラグ154の形成 過程に適用することができる。これにより、コンタクトプラグ154の埋め込み 不良、ひいては層間絶縁膜152の亀裂を防止することができる。また、銅配線が埋め込み不良を生じる場合にあっては、配線層120, 126, 132, 138, 144, 150の形成過程に適用することができる。また、コンタクトプラグ110に溝状ビアを用いる場合にあっては、コンタクトプラグ110関しても埋め込み不良を防止することができる。

[0182]

図32に示す半導体装置は、10層の銅配線と1層のアルミ配線とにより多層配線構造を構成したものである。

[0183]

シリコン基板200には、素子領域を確定する素子分離膜202が形成されている。素子分離膜202により画定された素子領域には、ゲート電極204とソース/ドレイン拡散層206とを有するMOSトランジスタが形成されている。

[0.184]

MOSトランジスタが形成されたシリコン基板200上には、PSG膜/シリコン窒化膜の積層膜よりなる層間絶縁膜208が形成されている。層間絶縁膜208には、タングステン膜/窒化チタン膜の積層構造よりなるコンタクトプラグ210が埋め込まれている。

[0185]

コンタクトプラグ210が埋め込まれた層間絶縁膜208上には、SiC膜/SiLK膜/SiC膜の積層膜よりなる層間絶縁膜212が形成されている。層間絶縁膜212には、銅膜/タンタル膜の積層構造よりなり、ビア部と配線部とを有する配線層214が埋め込まれている。

[0186]

配線層214が埋め込まれた層間絶縁膜212上には、SiC膜/SiLK膜/SiC膜の積層膜よりなる層間絶縁膜216が形成されている。層間絶縁膜216には、銅膜/タンタル膜の積層構造よりなり、ビア部と配線部とを有する配線層218が埋め込まれている。

[0187]

配線層218が埋め込まれた層間絶縁膜216上には、SiC膜/SiLK膜

/SiC膜の積層膜よりなる層間絶縁膜220が形成されている。層間絶縁膜220には、銅膜/タンタル膜の積層構造よりなり、ビア部と配線部とを有する配線層222が埋め込まれている。

## [0188]

配線層222が埋め込まれた層間絶縁膜220上には、SiC膜/SiLK膜/SiC膜の積層膜よりなる層間絶縁膜224が形成されている。層間絶縁膜224には、銅膜/タンタル膜の積層構造よりなり、ビア部と配線部とを有する配線層226が埋め込まれている。

## [0189]

配線層226が埋め込まれた層間絶縁膜224上には、SiOC膜/SiC膜の積層膜よりなる層間絶縁膜228が形成されている。層間絶縁膜228上には、SiOC膜/SiC膜の積層膜よりなる層間絶縁膜230が形成されている。層間絶縁膜228,230内には、銅膜/タンタル膜の積層構造よりなり、層間絶縁膜228内にビア部が埋め込まれ、層間絶縁膜230内に配線部が埋め込まれた配線層232が形成されている。

#### [0190]

配線層232が埋め込まれた層間絶縁膜230上には、SiOC膜/SiC膜の積層膜よりなる層間絶縁膜234が形成されている。層間絶縁膜234上には、SiOC膜/SiC膜の積層膜よりなる層間絶縁膜236が形成されている。層間絶縁膜234,236内には、銅膜/タンタル膜の積層構造よりなり、層間絶縁膜234内にビア部が埋め込まれ、層間絶縁膜236内に配線部が埋め込まれた配線層238が形成されている。

#### [0191]

配線層238が埋め込まれた層間絶縁膜236上には、SiOC膜/SiC膜の積層膜よりなる層間絶縁膜240が形成されている。層間絶縁膜240上には、SiOC膜/SiC膜の積層膜よりなる層間絶縁膜242が形成されている。層間絶縁膜240,242内には、銅膜/タンタル膜の積層構造よりなり、層間絶縁膜240内にビア部が埋め込まれ、層間絶縁膜242内に配線部が埋め込まれた配線層244が形成されている。

## [0192]

配線層244が埋め込まれた層間絶縁膜242上には、SiOC膜/SiC膜の積層膜よりなる層間絶縁膜246が形成されている。層間絶縁膜246上には、SiOC膜/SiC膜の積層膜よりなる層間絶縁膜248が形成されている。層間絶縁膜246,248内には、銅膜/タンタル膜の積層構造よりなり、層間絶縁膜246内にビア部が埋め込まれ、層間絶縁膜248内に配線部が埋め込まれた配線層250が形成されている。

#### [0193]

配線層250が埋め込まれた層間絶縁膜248上には、シリコン酸化膜/Si C膜の積層膜よりなる層間絶縁膜252が形成されている。層間絶縁膜252上 には、シリコン酸化膜/SiC膜の積層膜よりなる層間絶縁膜254が形成され ている。層間絶縁膜252,254内には、銅膜/タンタル膜の積層構造よりな り、層間絶縁膜252内にビア部が埋め込まれ、層間絶縁膜254内に配線部が 埋め込まれた配線層256が形成されている。

## [0194]

配線層256が埋め込まれた層間絶縁膜254上には、シリコン酸化膜/Si C膜の積層膜よりなる層間絶縁膜258が形成されている。層間絶縁膜258上 には、シリコン酸化膜/SiC膜の積層膜よりなる層間絶縁膜260が形成され ている。層間絶縁膜258,260内には、銅膜/タンタル膜の積層構造よりな り、層間絶縁膜258内にビア部が埋め込まれ、層間絶縁膜260内に配線部が 埋め込まれた配線層262が形成されている。

#### [0.195]

配線層262が埋め込まれた層間絶縁膜260上には、シリコン酸化膜/Si C膜の積層膜よりなる層間絶縁膜264が形成されている。層間絶縁膜264に は、タングステン膜/窒化チタン膜の積層構造よりなるコンタクトプラグ266 が埋め込まれている。

#### [0196]

コンタクトプラグ266が埋め込まれた層間絶縁膜264上には、窒化チタン膜/アルミ膜/窒化チタン膜の積層膜よりなる配線層268が形成されている。

### [0197]

配線層268が形成された層間絶縁膜264上には、シリコン窒化膜/シリコン酸化膜の積層膜よりなるカバー膜270が形成されている。

### [0198]

こうして、10層の銅配線と1層のアルミ配線とにより多層配線構造が構成された半導体装置が形成されている。

#### [0199]

図32に示す半導体装置において、本発明は、コンタクトプラグ266の形成 過程に適用することができる。これにより、コンタクトプラグ266の埋め込み不良、ひいては層間絶縁膜264の亀裂を防止することができる。また、銅配線が埋め込み不良を生じる場合にあっては、配線層214,218,222,226,232,238,244,250,256の形成過程に適用することができる。また、コンタクトプラグ210に溝状ビアを用いる場合にあっては、コンタクトプラグ210関しても埋め込み不良を防止することができる。

#### [0200]

### [変形実施形態]

本発明は、上記実施形態に限らず種々の変形が可能である。

#### [0201]

例えば、上記実施形態では、溝状ビアパターンを用いる構造体として主にインダクタを例にして説明したが、環状ビアパターンを用いる構造体は、インダクタに限られるものではない。

## [0202]

複数の半導体装置をウェーハ上に形成する際、各半導体回路領域は、図33(a)に示すように、外部の水分等から保護するための耐湿リング92により囲まれている。この耐湿リング92は、図33(b)に示すように、溝状のビアパターン94を用いて構成される。また、図34(a)に示すように、冗長回路用のヒューズパターン96の周囲にも耐湿リング92が設けられるが、この耐湿リング92も、図34(b)に示すように、溝状のビアパターン94を用いて構成される。したがって、これら耐湿リングのパターン角部に本発明による構造を適用

することにより、耐湿リングの角部の層間絶縁膜に亀裂が入るのを防止することができ、半導体装置の耐湿性を向上することができる。

#### [0203]

また、上記実施形態では、最上層の配線層のみをアルミ配線により構成したが、2層以上のアルミ配線を形成してもよい。本発明は、銅配線とアルミ配線との接続にタングステンプラグを用いる構造を有する半導体装置に広く適用することができ、配線層構造や絶縁膜構造は、上記実施形態に記載の構造に限定されるものではない。

## [0204]

また、埋め込み不良の観点でみれば、基板上のコンタクトプラグへの適用も可能であり、上層配線を形成するうえでの不具合も回避可能である。

## [0205]

また、上記第6及び第7実施形態では、複数の溝状ビアパターンを隣接して設ける場合のパターン例として、第2実施形態のパターン又は第3実施形態のパターンを用いる例を説明したが、第1実施形態のパターン又は第4実施形態のパターンを用いて複数の溝状ビアパターンを形成してもよい。また、第1乃至第4実施形態に記載の2以上のパターンを組み合わせて用いるようにしてもよい。また、複数の溝状ビアパターンを隣接して設ける場合において、第5実施形態の補助パターンを外周部に設けるようにしてもよい。

#### [0206]

以上詳述した通り、本発明の特徴をまとめると以下の通りとなる。

## [0.207]

(付記1) 基板上に形成され、少なくとも表面側に第1の配線層が埋め込まれた第1の絶縁膜と、前記第1の配線層が埋め込まれた前記第1の絶縁膜上に形成された第2の絶縁膜と、前記第1の配線層上の前記第2の絶縁膜に形成され、直角方向に屈曲する溝状のパターンを有する溝状ビアと、前記溝状ビアに充填された第1の埋め込み導電体とを有することを特徴とする半導体装置。

## [0208]

なお、本願明細書にいう「充填」とは、溝状ビア或いは孔状ビア内に空洞が残

存しないように、すなわち埋め込み不良が生じないように、埋め込み導電体が形成されている状態をいう。

[0209]

(付記2) 付記1記載の半導体装置において、前記溝状ビアは、前記パターンの屈曲部の幅が直線部の幅以下であることを特徴とする半導体装置。

[0210]

(付記3) 付記1記載の半導体装置において、前記溝状ビアは、前記パターンの屈曲部において90度よりも大きい角度で複数回に分けて曲げられていることを特徴とする半導体装置。

[0211]

(付記4) 付記3記載の半導体装置において、前記溝状ビアは、前記パターンの前記屈曲部において135度で2回に分けて曲げられていることを特徴とする半導体装置。

[0212]

(付記5) 付記3又は4記載の半導体装置において、前記第1の配線層のパターンは、前記溝状ビアの前記パターンと同様に屈曲していることを特徴とする 半導体装置。

[0213]

(付記6) 基板上に形成され、少なくとも表面側に直角方向に屈曲するパターンを有する第1の配線層が埋め込まれた第1の絶縁膜と、前記第1の配線層が埋め込まれた前記第1の絶縁膜上に形成された第2の絶縁膜と、前記第1の配線層上の前記第2の絶縁膜に形成され、溝状のパターンを有する溝状ビアと、前記溝状ビアに充填された第1の埋め込み導電体とを有し、前記溝状ビアは、前記パターンの角部において不連続になっていることを特徴とする半導体装置。

[0214]

(付記7) 付記1乃至6のいずれか1項に記載の半導体装置において、前記第1の配線層上の前記第2の絶縁膜に形成された孔状ビアと、前記孔状ビアに充填された第2の埋め込み導電体とを更に有することを特徴とする半導体装置。

[0215]

(付記8) 付記7記載の半導体装置において、前記溝状ビアの幅は、前記孔 状ビアの幅の20%~140%の幅を有することを特徴とする半導体装置。

[0216]

(付記9) 付記7記載の半導体装置において、前記溝状ビアの幅は、前記孔 状ビアの幅以下であることを特徴とする半導体装置。

[0217]

(付記10) 付記1乃至9のいずれか1項に記載の半導体装置において、前記第1の配線層上の前記第2の絶縁膜に形成され、複数の溝が隣接して設けられた溝状ビアパターンを有し、前記溝状ビアパターンの少なくとも一部が前記溝状ビアにより構成されていることを特徴とする半導体装置。

[0218]

(付記11) 付記10記載の半導体装置において、前記溝状パターンの最外 周に前記溝状パターンが形成されていることを特徴とする半導体装置。

[0219]

(付記12) 付記10又は11記載の半導体装置において、前記溝状ビアパターンは、前記第1の配線層の一のパターン上に形成されていることを特徴とする半導体装置。

[0220]

(付記13) 付記1乃至12のいずれか1項に記載の半導体装置において、 前記溝状ビアは、前記第1の配線層のパターンの延在方向に沿って形成されてい ることを特徴とする半導体装置。

[0221]

(付記14) 付記1乃至13のいずれか1項に記載の半導体装置において、 前記第1の絶縁膜に埋め込まれた前記第1の配線層が、前記基板に埋め込まれた 導電層であることを特徴とする半導体装置。

[0222]

(付記15) 付記1乃至14のいずれか1項に記載の半導体装置において、 前記第1の配線層は、銅を主体とする導電体により構成されていることを特徴と する半導体装置。 [0223]

(付記16) 付記1乃至15のいずれか1項に記載の半導体装置において、 前記第2の絶縁膜上に形成され、アルミを主体とする導電体よりなる第2の配線 層を更に有することを特徴とする半導体装置。

[0224]

(付記17) 付記16記載の半導体装置において、前記第1の配線層と前記第2の配線層とは等しいパターンを有することを特徴とする半導体装置。

[0225]

(付記18) 半導体基板に形成された不純物拡散領域と、前記半導体基板上に形成された第1の絶縁膜と、前記不純物拡散領域上の第1の絶縁膜に形成され、直角方向に屈曲する溝状のパターンを有する溝状ビアと、前記不純物拡散領域上の前記第1の絶縁膜に形成された孔状ビアと、前記溝状ビアに充填された第1の埋め込み導電体と前記孔状ビアに充填された第2の埋め込み導電体とを有し、前記溝状ビアの幅は、前記孔状ビアの幅の20%~140%の幅を有することを特徴とする半導体装置。

[0226]

(付記19) 付記1乃至18のいずれか1項に記載の半導体装置において、 前記第1の埋め込み導電体及び前記第2の埋め込み導電体は、タングステンを主 体とする導電体により構成されていることを特徴とする半導体装置。

[0227]

(付記20) 付記1乃至17のいずれか1項に記載の半導体装置において、 前記第2の絶縁膜は、シリコン窒化膜とシリコン酸化膜との積層膜又はSiC膜 とシリコン酸化膜との積層膜により構成されていることを特徴とする半導体装置

[0228]

(付記21) 付記1乃至20のいずれか1項に記載の半導体装置において、 前記第1の絶縁膜は、シリコン窒化膜とシリコン酸化膜との積層膜又はSiC膜 とSiOC膜との積層膜により構成されていることを特徴とする半導体装置。

[0229]

(付記22) 基板上に形成され、少なくとも表面側に第1の配線層が埋め込まれた第1の絶縁膜と、前記第1の配線層が埋め込まれた前記第1の絶縁膜上に形成され、前記第1の配線層上に開口された溝状ビア及び孔状ビアを有する第2の絶縁膜とを有する半導体装置の製造方法であって、前記第2の絶縁膜に前記溝状ビア及び前記孔状ビアを形成する際に、前記溝状ビアの設計デザイン上における幅が、前記孔状ビアの設計デザイン上における幅よりも狭いマスクパターンを用い、前記孔状ビア及び前記溝状ビアを形成することを特徴とする半導体装置の製造方法。

[0230]

(付記23) 基板上に形成され、少なくとも表面側に第1の配線層が埋め込まれた第1の絶縁膜と、前記第1の配線層が埋め込まれた前記第1の絶縁膜上に形成され、前記第1の配線層上に開口された溝状ビア及び孔状ビアと、前記溝状ビア及び前記孔状ビアのそれぞれに埋め込まれた埋め込み導電体とを有する第2の絶縁膜とを有する半導体装置の製造方法であって、前記埋め込み導電体を形成する際に、前記溝状ビアの最大幅を考慮して、前記埋め込み導電体となる導電膜の堆積膜厚を設定し、前記孔状ビア及び前記溝状ビアを前記埋め込み導電体により充填することを特徴とする半導体装置の製造方法。

[0231]

#### 【発明の効果】

以上の通り、本発明によれば、絶縁膜に形成された孔状パターンや溝状パターンに導電体が埋め込まれてなる構造を有する半導体装置において、孔状パターンと溝状パターンとでビアホールの出来上がりサイズに差が生じる場合であっても、埋め込み導電体や配線層の埋め込み不良を防止することができる。また、埋め込み導電体の埋め込み不良を防止する結果、層間絶縁膜に亀裂が生じることを防止できる。また、埋め込み導電体上の段差を低減できるので、上層の配線層や絶縁層にこの段差が反映されることを防止することができる。これにより、上層に形成する配線層との間のコンタクト不良や積層時の問題を回避することができ、ひいては耐湿性及び配線信頼性の高い半導体装置を提供することが可能となる。

【図面の簡単な説明】

## 【図1】

インダクタ素子部と通常の内部配線部とにおける設計デザイン上でのパターン を示す平面図である。

## 【図2】

インダクタ素子部と通常の内部配線部とにおけるウェーハ上でのパターンの出来上がりイメージを示す平面図である。

#### 【図3】

インダクタ素子部を走査型電子顕微鏡により撮影した結果を示す図である。

#### 【図4】

本発明の第1実施形態による半導体装置の構造を示す設計デザイン上における 平面図である。

#### 【図5】

本発明の第1実施形態による半導体装置の構造を示す概略断面図(その1)で ある。

### 【図6】

本発明の第1実施形態による半導体装置の構造を示す概略断面図(その2)である。

## 【図7】

本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その1)である。

## 【図8】

本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その2) )である。

#### 【図9】

本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その3)である。

## 【図10】

本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その4)である。

### 【図11】

本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その5)である。

## 【図12】

本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その6)である。

## 【図13】

本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その7)である。

## 【図14】

本発明の第1実施形態による半導体装置の製造方法を示す工程断面図(その8)である。

#### 【図15】

本発明の第2実施形態による半導体装置の構造を示す設計デザイン上の平面図 である。

#### 【図16】

本発明の第2実施形態の変形例による半導体装置の構造を示す設計デザイン上 の平面図である。

## 【図17】

本発明の第3実施形態による半導体装置の構造を示す設計デザイン上の平面図である。

#### 【図18】

本発明の第4実施形態による半導体装置の構造を示す設計デザイン上の平面図である。

### 【図19】

本発明の第5実施形態による半導体装置の構造を示す平面図である。

## 【図20】

本発明の第5実施形態の変形例による半導体装置の構造を示す平面図である。

## 【図21】

本発明の第6実施形態による半導体装置の構造を示す平面図である。

【図22】

本発明の第6実施形態の変形例による半導体装置の構造を示す平面図(その1)である。

【図23】

本発明の第6実施形態の変形例による半導体装置の構造を示す平面図(その2)である。

【図24】

本発明の第7実施形態による半導体装置の構造を示す平面図である。

【図25】

本発明の第7実施形態の変形例による半導体装置の構造を示す平面図である。

【図26】

本発明の第8実施形態による半導体装置の構造を示す概略断面図である。

【図27】

本発明の第8実施形態による半導体装置の製造方法を示す工程断面図(その1)である。

【図28】

本発明の第8実施形態による半導体装置の製造方法を示す工程断面図(その2)である。

【図29】

コンタクトプラグの埋め込み不良が生じる原因を説明する図である。

【図30】

コンタクトプラグの埋め込み不良を防止する製造工程上の手段を説明する図で ある。

【図31】

本発明の第9実施形態による半導体装置の構造を示す概略断面図である。

【図32】

本発明の第9実施形態の他の例による半導体装置の構造を示す概略断面図である。

## 【図33】

本発明の変形実施形態による半導体装置の構造を示す平面図(その1)である

## 【図34】

本発明の変形実施形態による半導体装置の構造を示す平面図(その2)である

#### 【図35】

インダクタを有する従来の半導体装置の構造を示す平面図である。

## 【図36】

インダクタを有する従来の半導体装置の構造を示す概略断面図である。

## 【図37】

本願発明者が着想した新たな構造及びその課題を示す概略断面図である。

## 【図38】

従来の半導体装置における課題を示す概略断面図である。

#### 【符号の説明】

- 10,14…配線層
- 12…溝状ビアパターン
- 16…ビアホール
- 20…基板
- 22,36,40,60…エッチングストッパ膜
- 24, 38, 42, 62…層間絶縁膜
- 26,44,50,64,80…フォトレジスト膜
- 28,52…配線溝
- 3.0,54…タンタル膜
- 30a, 54a…拡散防止膜
- 32,56…銅膜
- 34,58,82…配線層
- 46, 46a, 66, 66a…ビアホール
- 48…非感光性樹脂

- 68…窒化チタン膜
- 68a…バリアメタル層
- 70…タングステン膜
- 72, 72 a … コンタクトプラグ
- 74,78…窒化チタン膜
- 76…アルミ膜
- 84…シリコン酸化膜
- 86…シリコン窒化膜
- 88,90…補助パターン
- 92…耐湿リング
- 94…溝状のビアパターン
- 96…ヒューズパターン
- 100…シリコン基板
- 102…素子分離膜
- 104…ゲート電極
- 106…ソース/ドレイン拡散層
- 108, 112, 116, 118, 122, 124, 128, 130, 134,
- 136, 140, 146, 148, 152…層間絶縁膜
- 110, 154…コンタクトプラグ
- 114, 120, 126, 132, 138, 144, 150, 156…配線層
- 158…カバー膜
- 200…シリコン基板
- 202…素子分離膜
- 204…ゲート電極
- 206…ソース/ドレイン拡散層
- 208, 212, 216, 220, 224, 228, 230, 234, 236,
- 240, 246, 248, 252, 254, 258, 260, 264…層間絶縁

### 膜

210, 266…コンタクトプラグ

## 特2002-223343


- 214, 218, 222, 226, 232, 238, 244, 250, 256,
- 262, 268…配線層
- 270…カバー膜
- 300 …基板
- 302, 316, 320, 340, 344…エッチングストッパ膜
- 304, 318, 322, 342, 346…層間絶縁膜
- 310, 334, 352…拡散防止膜
- 312, 336, 354…銅膜
- 314, 338, 356, 370…配線層
- 358…バリアメタル層
- 360…タングステン膜
- 362…コンタクトプラグ
- 364,368…窒化チタン膜
- 366…アルミ膜
- 400…シリコン基板
- 402…不純物拡散領域
- 404, 406, 408, 410…絶縁膜
- 412…バリアメタル層
- 414…タングステン膜
- 416…コンタクトプラグ
- 4 1 8 …拡散防止膜
- 420…銅膜
- 4 2 2 … 配線層


【書類名】

図面

【図1】


インダクタ素子部と通常の内部配線部とにおける 設計デザイン上でのパターンを示す平面図






# 【図2】


インダクタ素子部と通常の内部配線部とにおけるウェーハ上での パターンの出来上がりイメージを示す平面図






【図3】

# インダクタ素子部を走査型電子顕微鏡により撮影した結果を示す図



## 【図4】


# 本発明の第1実施形態による半導体装置の構造を示す 設計デザイン上における平面図



₹ 58


## 【図5】

本発明の第1実施形態による半導体装置の構造を示す 概略断面図(その1)




【図6】


本発明の第1実施形態による半導体装置の構造を示す 概略断面図(その2)




# 【図7】

本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その1)










【図8】

本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その2)









【図9】


本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その3)






【図10】


本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その4)






【図11】


本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その5)






【図12】


本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その6)






【図13】


本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その7)






【図14】

本発明の第1実施形態による半導体装置の製造方法を示す 工程断面図(その8)




## 【図15】

本発明の第2実施形態による半導体装置の構造を示す 設計デザイン上の平面図




## 【図16】

本発明の第2実施形態の変形例による半導体装置の構造を示す 設計デザイン上の平面図




#### 【図17】

本発明の第3実施形態による半導体装置の構造を示す 設計デザイン上の平面図




【図18】

本発明の第4実施形態による半導体装置の構造を示す 設計デザイン上の平面図




## 【図19】

## 本発明の第5実施形態による半導体装置の構造を示す平面図




## 【図20】

#### 本発明の第5実施形態の変形例による半導体装置の 構造を示す平面図




#### 【図21】

本発明の第6実施形態による半導体装置の構造を示す平面図




#### 【図22】

本発明の第6実施形態の変形例による半導体装置の 構造を示す平面図(その1)




#### 【図23】

本発明の第6実施形態の変形例による半導体装置の 構造を示す平面図(その2)




#### 【図24】

本発明の第7実施形態による半導体装置の構造を示す平面図




#### 【図25】

#### 本発明の第7実施形態の変形例による半導体装置の 構造を示す平面図




【図26】


本発明の第8実施形態による半導体装置の構造を示す概略断面図



【図27】

本発明の第8実施形態による半導体装置の製造方法を示す 工程断面図(その1)







2 2

【図28】


本発明の第8実施形態による半導体装置の製造方法を示す 工程断面図(その2)







【図29】

コンタクトプラグの埋め込み不良が生じる原因を説明する図










【図30】

#### コンタクトプラグの埋め込み不良を防止する製造工程上の 手段を説明する図









【図31】

## 本発明の第9実施形態による半導体装置の構造を示す概略断面図




[図32]

# 本発明の第9実施形態の他の例による半導体装置の 構造を示す概略断面図




【図33】

#### 本発明の変形実施形態による半導体装置の 構造を示す平面図(その1)



# 【図34】

# 本発明の変形実施形態による半導体装置の 構造を示す平面図(その2)




## 【図35】

インダクタを有する従来の半導体装置の構造を示す平面図

-314, 338, 336


【図36】

インダクタを有する従来の半導体装置の構造を示す概略断面図




【図37】

## 本願発明者が着想した新たな構造及びその課題を示す断面図



【図38】

#### 従来の半導体装置における課題を示す概略断面図



【書類名】 要約書

【要約】

【課題】 絶縁膜に形成された孔状パターンや溝状パターンに導電体が埋め込まれてなる構造を有する半導体装置において、埋め込み導電体の埋め込み不良やこれに伴う絶縁膜の亀裂を防止しうる半導体装置及びその製造方法を提供する。

【解決手段】 基板20上に形成され、少なくとも表面側に配線層58が埋め込まれた絶縁膜40,42と、絶縁膜42上に形成された絶縁膜60,62と、配線層58上の絶縁膜60,62に形成され、孔状ビア60及び直角方向に屈曲する溝状のパターンを有する溝状ビア66aと、溝状ビア60及び溝状ビア66aに充填された埋め込み導電体70,72aとを有する半導体装置において、溝状ビア66aの幅が孔状ビア66の幅以下になるように形成する。

【選択図】 図4

## 出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

氏

神奈川県川崎市中原区上小田中4丁目1番1号

名 富士通株式会社